Descripción general completa del empaquetado a nivel de oblea (WLP): Tecnología, integración, desarrollo y actores clave

Descripción general del empaquetado a nivel de oblea (WLP)

El empaquetado a nivel de oblea (WLP) representa una tecnología de empaquetado de circuitos integrados (IC) especializada que se caracteriza por la ejecución de todos los procesos de empaquetado críticos mientras la oblea de silicio permanece intacta, antes de cortarla en chips individuales. En sus primeros diseños, WLP requería explícitamente que todas las conexiones de entrada/salida (I/O) estuvieran completamente confinadas dentro de los límites físicos de un solo troquel (configuración fan-in), logrando una verdadera estructura de paquete a escala de chip (CSP). Este procesamiento secuencial de la oblea completa forma la base de WLP fan-in.

Desde una perspectiva de integración de sistemas, las principales limitaciones de esta arquitectura residen en:

1. Acomodar la cantidad requerida de conexiones de E/S dentro del espacio limitado debajo del troquel.
2. Garantizar la compatibilidad con los diseños de enrutamiento de placas de circuito impreso (PCB) posteriores.

Impulsado por la implacable demanda de miniaturización, mayores frecuencias de funcionamiento y reducción de costos, WLP ha surgido como una alternativa viable cuando las soluciones de empaquetado tradicionales (por ejemplo, interconexiones de unión por hilo o flip-chip) no cumplen con estos estrictos requisitos.

Evolución a Fan-Out WLP
 

El panorama de WLP se ha expandido para incluir soluciones de empaquetado innovadoras que desafían las limitaciones de las estructuras fan-in estándar, ahora clasificadas como fan-out WLP (FO-WLP). El proceso principal implica:

1. Incrustación de troqueles:Los troqueles singulados se colocan en un polímero u otro material de sustrato con un factor de forma de oblea estándar, creando una oblea reconstituida.
2. Expansión RDL:La oblea artificial se somete a los mismos procesos de empaquetado que las obleas convencionales. El espaciamiento entre los troqueles está diseñado para preservar las áreas periféricas del sustrato, lo que permite capas de redistribución (RDL) fan-out que extienden las interconexiones eléctricas más allá de la huella original del troquel.

Este avance permite que los troqueles miniaturizados mantengan la compatibilidad con los pasos de matriz de bolas (BGA) WLP estándar sin agrandamiento físico. En consecuencia, la aplicabilidad de WLP ahora se extiende más allá de las obleas de silicio monolíticas para incluir sustratos híbridos a nivel de oblea, categorizados colectivamente bajo WLP.

Con la introducción de vías a través de silicio (TSV), dispositivos pasivos integrados (IPD), técnicas fan-out chip-first/chip-last, empaquetado MEMS/sensor e integración heterogénea procesador-memoria, diversas arquitecturas WLP han logrado la comercialización. Como se ilustra en la Figura 1, el espectro abarca:

• Paquetes a escala de chip a nivel de oblea (WLCSP) de baja E/S
• Soluciones fan-out de alta densidad de E/S y alta complejidad

Estos avances han desbloqueado nuevas dimensiones en el empaquetado a nivel de oblea.

Figura 1 Integración heterogénea utilizando WLP

I. Empaquetado a escala de chip a nivel de oblea (WLCSP)
 

WLCSP surgió alrededor del año 2000, principalmente limitado al empaquetado de un solo troquel. Debido a su diseño inherente, WLCSP ofrece capacidades de integración de múltiples componentes restringidas. La Figura 2 representa una estructura WLCSP básica de un solo troquel.

Figura 2 Modo único básico

Contexto histórico

Antes de WLCSP, la mayoría de los procesos de empaquetado (por ejemplo, rectificado, corte, unión por hilo) eran mecánicos y se realizaban después del corte (Figura 3).

Figura 3 Flujo de proceso de empaquetado tradicional

WLCSP evolucionó naturalmente a partir del abultamiento de obleas, una práctica que IBM fue pionera desde la década de 1960. La distinción clave radica en el uso de bolas de soldadura de mayor paso en comparación con el abultamiento tradicional. A diferencia del empaquetado convencional, casi todos los procesos WLCSP se ejecutan en paralelo en la oblea completa (Figura 4).

Figura 4 Flujo de proceso del paquete a escala de chip a nivel de oblea (WLCSP)

Avances y desafíos

1. Miniaturización:El enfoque directo de troquel como paquete de WLCSP produce el factor de forma comercialmente viable más pequeño, ampliamente adoptado en dispositivos móviles compactos.
2. Integración RDL:Las primeras versiones se basaron únicamente en la metalización debajo de la protuberancia (UBM) y las bolas de soldadura. La creciente complejidad requirió capas de redistribución (RDL) para desacoplar la colocación de las bolas de las almohadillas de unión, lo que aumentó la complejidad estructural.
3. Integración heterogénea:Las innovaciones permitieron el apilamiento "estilo zarigüeya", un troquel secundario adelgazado unido por flip-chip debajo del troquel primario, encajado con precisión dentro de los huecos de las bolas de soldadura (Figura 5).

Figura 5 WLCSP, el segundo molde se instala en el lado inferior

Integración 3D a través de TSV

La llegada de las vías a través de silicio (TSV) facilitó las conexiones de doble cara en WLCSP. Si bien la integración de TSV emplea enfoques "via-first" y "via-last", WLCSP adopta una metodología "via-last". Esto permite:

• Montaje en la parte superior de troqueles secundarios (por ejemplo, troqueles lógicos/analógicos en MEMS, o viceversa) (Figura 6).

Figura 6 Montaje de doble cara de vías a través de silicio WLCSP

• Reemplazo del empaquetado chip-on-board (COB) en sensores de imagen CMOS automotrices (por ejemplo, 5,82 mm × 5,22 mm, paquetes BSI de 850 μm de espesor con TSV con una relación de aspecto de 3:1, 99,27 % de contenido de silicio) (Figura 7).

Figura 7 (a) Vista tridimensional de la estructura CIS-WLCSP; (b) Sección transversal de CIS-WLCSP.

Fiabilidad y dinámica de la industria

A medida que los nodos de proceso se reducen y las dimensiones de WLCSP crecen, los desafíos de fiabilidad e interacción chip-paquete (CPI) se intensifican, abarcando la fabricación, la manipulación y el montaje de PCB.

• Protección de seis lados (6S): soluciones como la serie M fan-in (con licencia de Deca Technologies) abordan las necesidades de protección de la pared lateral.

• Cadena de suministro: Dominada por OSAT (ASE/SPIL, Amkor, JCET), con fundiciones (TSMC, Samsung) e IDM (TI, NXP, STMicroelectronics) que desempeñan un papel fundamental.

Como proveedor especializado de soluciones de empaquetado a nivel de oblea, ZMSH ofrece tecnologías WLP avanzadas, incluidas configuraciones fan-in y fan-out para satisfacer las crecientes demandas de las aplicaciones de semiconductores. Ofrecemos servicios integrales, desde el diseño hasta la producción en volumen, con experiencia en interconexiones de alta densidad e integración heterogénea para MEMS, sensores y dispositivos IoT. Nuestras soluciones abordan los desafíos clave de la industria en miniaturización y optimización del rendimiento, lo que ayuda a los clientes a acelerar los ciclos de desarrollo de productos. Con una amplia experiencia en abultamiento, formación de RDL y pruebas finales, ofrecemos soluciones de empaquetado fiables y rentables adaptadas a los requisitos específicos de la aplicación.